层错常常发生在外延生长的硅单晶体上，当硅单晶片经过900~1200℃热氧化过程后，经常可发现表面出现层错。这些由氧化过程引起的层错，称之为OISF。因为每个层错都结合着部分位错，所以层错对硅单晶片的电性质影响与位错相似。
层错简介
硅单晶沿方向生长，原子排列次序一定是 AA’BB’CC’…，但是由于某种原因，原子排列不按正常次序生长AA’BC’AA’BB’CC’…，这样原子层产生了错排。
层错产生的原因
固液交界面掉有固体颗粒或热应力较大，过冷度较大等都可能造成层错面缺陷的产生，当衬底表面有机械损伤、杂质、局部氧化物、高位错密度等都有可能引起层错的产生。
层错对电子器件的影响
1）增加漏电流；
2）降低栅氧化层质量；
3）造成击穿。
层错成核位置
1）外在因素。当受到机械上的损伤时，损伤处高悬挂键吸附杂质及再经过热氧化的过程之后，即易引起层错的层错的发生。
2）内在因素。在每个OISF的中心常可以发现板状的氧沉淀，因此板状氧沉淀被认为是其成核中心。
成长：与热周期的氧化温度、时间、气氛环境、结晶方向、杂质浓度等因素有关。其生长速度随着氧化速率及温度的增加而增加。
缩小：在非氧化气氛下进行高温热处理，将导致OISF的缩小。
晶棒热历史：CZ硅单晶棒在900~1050℃的冷却速度是影响其产生的关键温度。如果CZ硅单晶棒在这个温度内冷却速度较慢的话，会形成较多O2V，将成为OISF的成核位置。因此我们可以增加晶棒在这段温度的冷却速度，就可以避免OISF环的产生。
拉速： OISF环的直径通常随着晶体生长时的拉素增加而增加。
层错层错能
位错滑移会引起晶体的剪切变形，它是金属塑性变形的主要机制。位错造成晶体内原子的错排，进而引起它附近晶体点阵结构的弹性畸变，因此位错也是内应力源。只有当金属的层错能很低时，完整位错的分解才会明显出现。当满足一定条件时，完整位错可以分解成若干部分位错，但是必须满足分解之前的能量大于分解后各部分的能量总和，只有这样的分解从能量角度分析是有利的，因此这个过程才能在热力学上进行下去。因此可以认为，各部分位错之间是存在某种排斥作用。当完整位错在某一晶面上分解后，该晶面上各部分位错之间的正常点阵结构受到进一步的破坏，促使体系能量升高。这种能量称为层错能。
